



HO CHI MINH CITY UNIVERSITY OF TECHNOLOGY
TRƯỜNG ĐẠI HỌC BÁCH KHOA - ĐHQG-HCM

Đại Học Quốc Gia TP.HCM
Trường Đại Học Bách Khoa
Khoa Khoa học và Kỹ thuật Máy tính

Vietnam National University - HCMC
Ho Chi Minh City University of Technology
Faculty of Computer Science and Engineering

ĐỀ CƯƠNG HỌC PHẦN *Course Syllabus*

1. Thông tin về học phần (Course information)

1.1. Thông tin tổng quan (General information)

- Tên học phần: **Thiết kế vi mạch nâng cao (Advanced VLSI design)**
- Mã học phần (Course ID): **CO3147**
- Số tín chỉ (Credits): **-- (ECTS: --)**
- Học kỳ áp dụng (Applied from semester): **HK241**
- Tổ chức học phần, tỷ lệ và hình thức đánh giá (Course format, ratio & evaluation type):

Hình thức học tập (Teaching/study type)	Số tiết (Lessons)	Số tín chỉ (Credits)	Tỉ lệ (Ratio)	Hình thức đánh giá (Evaluation type)	Thời gian (Duration)	Ghi chú (Notes)
Lý thuyết (LT) (Lectures)	0	0	0%	Kiểm tra giữa kỳ (Midterm exam) - -- (--)	-- phút (minutes)	
			0%	Thi (Final exam) - -- (--)	-- phút (minutes)	
Thảo luận (ThL) / Thực hành tại lớp (TH) (Tutorial)	0	0	0%			
Thí nghiệm (TN) / Thực tập xưởng (TT) (Labs/Practices)	0	0	0%			
Bài tập lớn (BTL) / Đồ án (ĐA) / Tiểu luận (TL) / Đề cương luận văn (ĐCLV) / Luận văn tốt nghiệp (LVTN) (Projects)	0	0	0%			
Tự học (Self-study)	0	0	0%			
Khác (Others)	0	0	0%			
Tổng cộng (Total)	0	0	0%			

1.2. Điều kiện tiên quyết (Prerequisites)

HT/KN: Recommended, TQ: Prereq, SH: Coreq



HO CHI MINH CITY UNIVERSITY OF TECHNOLOGY
TRƯỜNG ĐẠI HỌC BÁCH KHOA - ĐHQG-HCM

Mã học phần (Course ID)	Tên học phần (Course title)	Tiên quyết (TQ)/song hành (SH) (Prerequisite - Prereq/Co - requisite - Coreq)
----------------------------	--------------------------------	--

1.3. Học phần thuộc khối kiến thức (Knowledge block)

- Kiến thức giáo dục đại cương (General education)
- Kiến thức giáo dục chuyên nghiệp (Professional education)
 - Kiến thức cơ sở ngành (Foundation) ◦ Kiến thức ngành (Major)
 - Kiến thức chuyên ngành (Specialty) ◦ Kiến thức Tốt nghiệp (Graduation)

1.4. Đơn vị phụ trách (Khoa/Bộ môn) (Unit in-charge)

Bộ môn / Khoa phụ trách (Department)	-- -- (--)
Văn phòng (Office)	--
Điện thoại (Phone number)	--
Giảng viên phụ trách (Lecturer in-charge)	
E-mail	

2. Mô tả học phần (Course description)

Giới thiệu VLSI, Ôn tập MOSFET và sơ đồ mạch; Layout với Virtuoso, Thư viện standard cell; Back-end Bố trí vi mạch, Quy trình thiết kế Vi mạch số; Quy trình thiết kế vi mạch tương tự; IO-Cell và FullChip tích hợp; Giới thiệu về RISC-V; Dự án RISC-V với Chipyard; Hệ thống RISC-V trên Arty-A7; thiết bị ngoại vi cho RISC-V; phần cứng cấu hình cho RISC-V;

VLSI Introduction; Review MOSFET and Schematic; Layout with Virtuoso; Standard Cell Library; Back-end Synthesis; Back-end Place-and-Route; Full Digital Design Flow; Analog Design Flow; IO-cell and FullChip Integration; RISC-V Introduction; RISC-V Project with Chipyard; RISC-V Computer System on Arty-A7; RISC-V Custom Hardware on Peripherals; RISC-V Custom Hardware on ROCC

3. Giáo trình và tài liệu học tập (Course materials)

Sách, Giáo trình chính:

[1] Wai Kai Chen, The VLSI Design Handbook, Second edition, 2007, CRC Press

Sách tham khảo:

[2] Tildon H. Glisson, Jr., Introduction to Circuit Analysis and Design, Springer, 2011

không có

4. Mục tiêu và kết quả học tập mong đợi (Goals and Learning outcomes)

4.1. Mục tiêu của học phần (Course goals)



Môn học này nhằm cung cấp kiến thức về thiết kế vi mạch số nâng cao và Hệ thống trên Chip (SoC) với việc sử dụng các công cụ thiết kế hỗ trợ máy tính (CAD) đạt chuẩn công nghiệp. Tài liệu cung cấp cái nhìn thống nhất từ trên xuống dưới để tìm hiểu về mạch tích hợp quy mô rất lớn (VLSI) và các hệ thống máy tính số. Các kiến trúc hệ thống máy tính phức tạp, xu hướng phát triển VLSI, và quy trình VLSI hiện đại sẽ được giới thiệu. Các thiết bị CMOS cơ bản và quy trình sản xuất cũng sẽ được đề cập.

Môn học đặc biệt chú trọng đến việc tìm hiểu về RISC-V, Kiến trúc Tập Lệnh (ISA) nguồn mở tiên tiến. Với RISC-V, khóa học cũng giới thiệu cách xây dựng phần cứng mức cao mới, tập trung vào tích hợp quy mô lớn các hệ thống máy tính trong cả FPGA (Mạch tích hợp cổng có thể lập trình trường) và ASIC (Mạch tích hợp ứng dụng đặc thù). Các bài thực hành trong phòng thí nghiệm giúp sinh viên luyện tập với các công cụ thiết kế FPGA và VLSI hiện đại. Sau khóa học, sinh viên có thể áp dụng các kỹ thuật thiết kế để xây dựng hệ thống máy tính phức tạp trên chip silicon.

This course aims to deliver knowledge of advanced digital circuit and System-on-Chip (SoC) design with extensive use of industrial grade Computer-Aided Design (CAD) tools. Materials with a unified top-down view are provided for learning Very-Large Scale Integrated circuits (VLSI) and digital computer systems. Complex computer system architectures, trends in VLSI development, and modern VLSI flow are introduced. The underlying CMOS devices and manufacturing process are also introduced. Special attention in this course is devoted to learning about RISC-V, the state-of-the-art open-source Instruction Set Architecture (ISA). With RISC-V, the course also introduces a novel way of high-level hardware construction, focusing on large-scale integration of computer systems in both Field Programmable Gate Arrays (FPGAs) and Application Specific Integrated Circuits (ASICs). The lab exercises provide practice with modern FPGA and VLSI design tools. After the course, students can apply the design techniques to build a complex computer system on silicon chips

4.2. Chuẩn đầu ra học phần (Course learning outcomes)

CDIO

L.O.1 - Mô tả quy trình thiết kế vật lý vi mạch

(Describing the physical design flow)

L.O.1.1 - Mô tả thiết kế layout

(Describing the layout design)

L.O.1.2 - Mô tả sắp đặt và đi dây

(Describing back-end place and route)

L.O.1.3 - Mô tả thư viện standard-cell

(Describing standard-cell library)

L.O.2 - Sử dụng công cụ hỗ trợ thiết kế

(Using EDA tools for designs)

L.O.2.1 - Sử dụng công cụ Virtuoso

(Using Virtuoso for physical design)

L.O.2.2 - Sử dụng công cụ thiết kế RISC-V trên FPGA Xilinx

(Using FPGA toolchain for RISC-V project)

L.O.3 - Hiểu kiến trúc RISC-V

(Understanding the RISC-V architecture)

L.O.3.1 - Hiểu kiến trúc tập lệnh RISC-V

(Understanding RISC-V ISA)

L.O.3.2 - Hiểu khả năng tùy biến của bộ xử lý RISC-V

(Understanding RISC-V customization)



5. Phương thức giảng dạy và học tập (*Teaching and assessment methods*)

5.1. Phương thức giảng dạy (*Teaching methods*)

STT (No.)	Phương thức giảng dạy (<i>Teaching methods</i>)
--------------	--

5.2. Phương pháp giảng dạy (*Teaching activities*)

Loại hoạt động (<i>Assessment methods</i>)	Tên loại hoạt động (<i>Compoments activities</i>)	Nội dung (<i>Content</i>)
AIC-Hoạt động trong lớp (<i>Acitvity in class</i>)	A.O.1 - Bài tập trên lớp (<i>Chưa có</i>)	Bài tập trên lớp (<i>Chưa có</i>)
TES-Kiểm tra giữa kỳ (<i>Midterm exam</i>)	A.O.2 - Kiểm tra giữa kỳ (<i>Chưa có</i>)	Kiểm tra giữa kỳ (<i>Chưa có</i>)
EXM-Thi cuối kỳ (<i>Final exam</i>)	A.O.3 - Kiểm tra cuối kỳ (<i>Chưa có</i>)	Kiểm tra cuối kỳ (<i>Chưa có</i>)
AIC-Hoạt động trong lớp (<i>Acitvity in class</i>)	A.O.4 - Báo cáo thí nghiệm (<i>Chưa có</i>)	Báo cáo thí nghiệm (<i>Chưa có</i>)
AIC-Hoạt động trong lớp (<i>Acitvity in class</i>)	A.O.5 - Báo cáo BTL (<i>Chưa có</i>)	Báo cáo BTL (<i>Chưa có</i>)
AIC-Hoạt động trong lớp (<i>Acitvity in class</i>)	A.O.6 - Kết quả demo (<i>Chưa có</i>)	Kết quả demo (<i>Chưa có</i>)

5.3. Hình thức đánh giá (*Assessment methods*)

Chuẩn đầu ra chi tiết (<i>Learning outcome</i>)	Hoạt động đánh giá (<i>Evaluation activities</i>)
L.O.1.1- Mô tả thiết kế layout (<i>Describing the layout desgin</i>)	A.O.1-Bài tập trên lớp (<i>Chưa có</i>) A.O.2-Kiểm tra giữa kỳ (<i>Chưa có</i>) A.O.3-Kiểm tra cuối kỳ (<i>Chưa có</i>)
L.O.1.2-Mô tả sắp đặt và đi dây (<i>Describing back-end place and route</i>)	A.O.1-Bài tập trên lớp (<i>Chưa có</i>) A.O.2-Kiểm tra giữa kỳ (<i>Chưa có</i>) A.O.3-Kiểm tra cuối kỳ (<i>Chưa có</i>)
L.O.1.3-Mô tả thư viện standard-cell (<i>Describing standard-cell library</i>)	A.O.1-Bài tập trên lớp (<i>Chưa có</i>) A.O.2-Kiểm tra giữa kỳ (<i>Chưa có</i>) A.O.3-Kiểm tra cuối kỳ (<i>Chưa có</i>)
L.O.2.1-Sử dụng công cụ Virtuoso (<i>Using Virtuoso for physical design</i>)	A.O.1-Bài tập trên lớp (<i>Chưa có</i>) A.O.3-Kiểm tra cuối kỳ (<i>Chưa có</i>)
L.O.2.2-Sử dụng công cụ thiết kế RISC-V trên FPGA Xilinx (<i>Using FPGA toolchain for RISC-V project</i>)	A.O.1-Bài tập trên lớp (<i>Chưa có</i>) A.O.3-Kiểm tra cuối kỳ (<i>Chưa có</i>)
L.O.3.1-Hiểu kiến trúc tập lệnh RISC-V (<i>Understanding RISC-V ISA</i>)	A.O.1-Bài tập trên lớp (<i>Chưa có</i>) A.O.3-Kiểm tra cuối kỳ (<i>Chưa có</i>) A.O.4-Báo cáo thí nghiệm (<i>Chưa có</i>) A.O.5-Báo cáo BTL (<i>Chưa có</i>) A.O.6-Kết quả demo (<i>Chưa có</i>)
L.O.3.2-Hiểu khả năng tùy biến của bộ xử lý RISC-V (<i>Understanding RISC-V customization</i>)	A.O.1-Bài tập trên lớp (<i>Chưa có</i>) A.O.3-Kiểm tra cuối kỳ (<i>Chưa có</i>) A.O.4-Báo cáo thí nghiệm (<i>Chưa có</i>)



HO CHI MINH CITY UNIVERSITY OF TECHNOLOGY
TRƯỜNG ĐẠI HỌC BÁCH KHOA - ĐHQG-HCM

Chuẩn đầu ra chi tiết (<i>Learning outcome</i>)	Hoạt động đánh giá (<i>Evaluation activities</i>)
	A.O.5-Báo cáo BTL (<i>Chưa có</i>) A.O.6-Kết quả demo (<i>Chưa có</i>)

5.4. Hướng dẫn cách học (*Study guidelines*)

1. Hướng dẫn cách học:

2. Tài liệu (slide bài giảng) được đưa lên BKeL hàng tuần. Sinh viên tải về in ra và mang theo khi lên lớp học.
3. Sinh viên làm thêm các bài tập và đọc thêm trong sách “Logic Synthesis”
4. Sinh viên nên đi học đầy đủ và làm bài tập trong quá trình học sẽ giúp tiết kiệm thời gian trong quá trình ôn thi cuối kỳ.
5. Đối với phần thực hành, sinh viên tham gia đầy đủ các buổi thí nghiệm và nộp lại báo cáo thí nghiệm ngay cuối giờ thí nghiệm.

6.

7. Chi tiết cách đánh giá môn học:

8. Bài tập lớn (30%): Sinh viên thực hiện bài tập lớn theo nhóm 2-3 SV, đánh giá phần demo và báo cáo vào cuối môn học

9. Thí nghiệm (20%)

10. Thi cuối kỳ (50%)

6. Nội dung chi tiết của học phần (*Course content*)

L.O. Chuẩn đầu ra chi tiết (*Detailed learning outcomes*)

A. Hoạt động đánh giá (*Assessment activity*)

Lec. Hoạt động dạy Giảng viên (*Lecturer*)

Stu. Hoạt động học Sinh viên (*Student*)



HO CHI MINH CITY UNIVERSITY OF TECHNOLOGY
TRƯỜNG ĐẠI HỌC BÁCH KHOA - ĐHQG-HCM

Buổi (Session)	Nội dung (Content)	Hoạt động dạy và học (Lecturing)
1	VLSI Introduction 1.1 Introduce the overall VLSI flow 1.2 Explain digital design flow with an example 1.3 Explain necessary files when we design circuits 1.4 Introduce EDA tools for VLSI design. <i>(VLSI Introduction</i> <i>1.1 Introduce the overall VLSI flow 1.2 Explain digital design flow with an example</i> <i>1.3 Explain necessary files when we design circuits</i> <i>1.4 Introduce EDA tools for VLSI design.)</i>	• L.O.1.1 [A.O.1 , A.O.2] ◦ Lec: Thuyết giảng và giao bài tập (Chưa có) ◦ Stu: Nghe giảng và làm bài tập (Chưa có) • L.O.1.2 [A.O.1 , A.O.2] ◦ Lec: Thuyết giảng và giao bài tập (Chưa có) ◦ Stu: Nghe giảng và làm bài tập (Chưa có) • L.O.1.3 [A.O.1 , A.O.2] ◦ Lec: Thuyết giảng và giao bài tập (Chưa có) ◦ Stu: Nghe giảng và làm bài tập (Chưa có)
2	Review MOSFET and Schematic 2.1 Briefly review MOSFET characteristics and Boolean functions 2.2 Transistor-level optimization 2.3 Virtuoso tool for schematic design with simulation. <i>(Review MOSFET and Schematic</i> <i>2.1 Briefly review MOSFET characteristics and Boolean functions</i> <i>2.2 Transistor-level optimization</i> <i>2.3 Virtuoso tool for schematic design with simulation.)</i>	• L.O.1.1 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng và giao bài tập (Chưa có) ◦ Stu: Nghe giảng và làm bài tập (Chưa có) • L.O.1.2 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng và giao bài tập (Chưa có) ◦ Stu: Nghe giảng và làm bài tập (Chưa có) • L.O.1.3 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng và giao bài tập (Chưa có) ◦ Stu: Nghe giảng và làm bài tập (Chưa có)
3	Layout with Virtuoso 3.1 Introduce stick diagram via examples 3.2 Guide on using Virtuoso tool for drawing layout of an inverter circuit 3.3 Virtuoso tool for design rules check, and then run post-layout simulation with script. <i>(Layout with Virtuoso</i> <i>3.1 Introduce stick diagram via examples</i> <i>3.2 Guide on using Virtuoso tool for drawing layout of an inverter circuit</i> <i>3.3 Virtuoso tool for design rules check, and then run post-layout simulation with script.)</i>	• L.O.2.1 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng và giao bài tập (Chưa có) ◦ Stu: Nghe giảng và làm bài tập (Chưa có) • L.O.2.2 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng và giao bài tập (Chưa có) ◦ Stu: Nghe giảng và làm bài tập (Chưa có)
4	Standard Cell Library 4.1 Introduce the cell-based method 4.2 Explain the differences between standard and	• L.O.1.1 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng và giao bài tập (Chưa có)



HO CHI MINH CITY UNIVERSITY OF TECHNOLOGY
TRƯỜNG ĐẠI HỌC BÁCH KHOA - ĐHQG-HCM

Buổi (Session)	Nội dung (Content)	Hoạt động dạy và học (Lecturing)
	custom cells. 4.3 Explain the “rules” in standard cell design 4.4 An example of a standard cell library and each component. <i>(Standard Cell Library 4.1 Introduce the cell-based method 4.2 Explain the differences between standard and custom cells. 4.3 Explain the “rules” in standard cell design 4.4 An example of a standard cell library and each component.)</i>	◦ Stu: Nghe giảng và làm bài tập (Chưa có) • L.O.1.2 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng và giao bài tập (Chưa có) ◦ Stu: Nghe giảng và làm bài tập (Chưa có) • L.O.1.3 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng và giao bài tập (Chưa có) ◦ Stu: Nghe giảng và làm bài tập (Chưa có)
5	Back-end Synthesis & Place-and-Route 5.1 Guide on how to create various library files from the layouts 5.2 Guide on using Genus for synthesis 5.3 Guide on checking the synthesis results after the Genus run. 5.4 Guide on creating the necessary LEF files 5.5 Guide on using Innovus for Place-and-Route (PnR) 5.6 Guide on checking the PnR results after the Innovus run. <i>(Back-end Synthesis & Place-and-Route 5.1 Guide on how to create various library files from the layouts 5.2 Guide on using Genus for synthesis 5.3 Guide on checking the synthesis results after the Genus run. 5.4 Guide on creating the necessary LEF files 5.5 Guide on using Innovus for Place-and-Route (PnR) 5.6 Guide on checking the PnR results after the Innovus run.)</i>	• L.O.1.1 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng và giao bài tập (Chưa có) ◦ Stu: Nghe giảng và làm bài tập (Chưa có) • L.O.1.2 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng và giao bài tập (Chưa có) ◦ Stu: Nghe giảng và làm bài tập (Chưa có) • L.O.1.3 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng và giao bài tập (Chưa có) ◦ Stu: Nghe giảng và làm bài tập (Chưa có)
6	Full Digital Design Flow & Analog Design flow 6.1 Explain the completed full digital design flow 6.2 Guide on using the full flow digital design template. 6.3 Explain the differences between analog and digital design flows. 6.4 The design rules checks, verifications, and post-layout simulation 6.5 Guide on creating other necessary files for FullChip integration. <i>(Full Digital Design Flow & Analog Design flow 6.1 Explain the completed full digital design flow</i>	• L.O.1.1 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng và giao bài tập (Chưa có) ◦ Stu: Nghe giảng và làm bài tập (Chưa có) • L.O.1.2 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng và giao bài tập (Chưa có) ◦ Stu: Nghe giảng và làm bài tập (Chưa có) • L.O.1.3 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng và giao bài tập (Chưa có)



HO CHI MINH CITY UNIVERSITY OF TECHNOLOGY
TRƯỜNG ĐẠI HỌC BÁCH KHOA - ĐHQG-HCM

Buổi (Session)	Nội dung (Content)	Hoạt động dạy và học (Lecturing)
	6.2 Guide on using the full flow digital design template. 6.3 Explain the differences between analog and digital design flows. 6.4 The design rules checks, verifications, and post-layout simulation 6.5 Guide on creating other necessary files for FullChip integration.)	Stu: Nghe giảng và làm bài tập (Chưa có)
7	IO-cell and FullChip Integration 7.1 Introduce the FullChip integration task and explain the steps 7.2 Guide on using the FullChip integration template. (IO-cell and FullChip Integration 7.1 Introduce the FullChip integration task and explain the steps 7.2 Guide on using the FullChip integration template.)	- L.O.1.1 [A.O.1 , A.O.3] - Lec: Thuyết giảng và giao bài tập (Chưa có) - Stu: Nghe giảng và làm bài tập (Chưa có) - L.O.1.2 [A.O.1 , A.O.3] - Lec: Thuyết giảng và giao bài tập (Chưa có) - Stu: Nghe giảng và làm bài tập (Chưa có) - L.O.1.3 [A.O.1 , A.O.3] - Lec: Thuyết giảng và giao bài tập (Chưa có) - Stu: Nghe giảng và làm bài tập (Chưa có)
8	RISC-V Introduction 8.1 Explain the structure of a typical computer system 8.2 ntroduce RISC-V and RISC-V ISA (RISC-V Introduction 8.1 Explain the structure of a typical computer system 8.2 ntroduce RISC-V and RISC-V ISA)	- L.O.3.1 [A.O.1 , A.O.3] - Lec: Thuyết giảng và giao bài tập (Chưa có) - Stu: Nghe giảng và làm bài tập (Chưa có) - L.O.3.2 [A.O.1 , A.O.3] - Lec: Thuyết giảng và giao bài tập (Chưa có) - Stu: Nghe giảng và làm bài tập (Chưa có)
9	Creating Project with Chipyard 9.1 Introduce Chipyard library and explain its structure. 9.2 Chisel project (Creating Project with Chipyard 9.1 Introduce Chipyard library and explain its structure. 9.2 Chisel project)	- L.O.2.1 [A.O.1 , A.O.3] - Lec: Thuyết giảng và giao bài tập (Chưa có) - Stu: Nghe giảng và làm bài tập (Chưa có) - L.O.2.2 [A.O.1 , A.O.3] - Lec: Thuyết giảng và giao bài tập (Chưa có) - Stu: Nghe giảng và làm bài tập (Chưa có)
10	Computer System on Arty-A7 10.1 Introduce the RISC-V computer system	L.O.2.1 [A.O.1 , A.O.3]



HO CHI MINH CITY UNIVERSITY OF TECHNOLOGY
TRƯỜNG ĐẠI HỌC BÁCH KHOA - ĐHQG-HCM

Buổi (Session)	Nội dung (Content)	Hoạt động dạy và học (Lecturing)
	10.2 Program with the Arty-A7 FPGA board (Computer System on Arty-A7 10.1 Introduce the RISC-V computer system 10.2 Program with the Arty-A7 FPGA board)	◦ Lec: Thuyết giảng và giao bài tập (Chưa có) ◦ Stu: Nghe giảng và làm bài tập (Chưa có) • L.O.2.2 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng và giao bài tập (Chưa có) ◦ Stu: Nghe giảng và làm bài tập (Chưa có)
11	Boot Sequence and Software 11.1 Describe the typical boot flow of computer systems. 11.2 Describe our system's boot sequence with the default software. 11.3 the default program with your custom codes. (Boot Sequence and Software 11.1 Describe the typical boot flow of computer systems. 11.2 Describe our system's boot sequence with the default software. 11.3 the default program with your custom codes.)	• L.O.3.1 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng và giao bài tập (Chưa có) ◦ Stu: Nghe giảng và làm bài tập (Chưa có) • L.O.3.2 [A.O.3 , A.O.1] ◦ Lec: Thuyết giảng và giao bài tập (Chưa có) ◦ Stu: Nghe giảng và làm bài tập (Chưa có)
12-13	Custom Hardware on Peripheral 12.1 Explain the TileLink bus protocol and the peripheral's memory-mapped communication 12.2 Explain the GCD circuit and how to write a Scala wrapper for that circuit 12.3 software to control the new hardware. (Custom Hardware on Peripheral 12.1 Explain the TileLink bus protocol and the peripheral's memory-mapped communication 12.2 Explain the GCD circuit and how to write a Scala wrapper for that circuit 12.3 software to control the new hardware.)	• L.O.3.1 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng và giao bài tập (Chưa có) ◦ Stu: Nghe giảng và làm bài tập (Chưa có) • L.O.3.2 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng và giao bài tập (Chưa có) ◦ Stu: Nghe giảng và làm bài tập (Chưa có)
14-15	Custom Hardware on ROCC 13.1 Explain the ROCC 13.2 Reuse the GCD circuit 13.3 Control the ROCC module with software. (Custom Hardware on ROCC 13.1 Explain the ROCC 13.2 Reuse the GCD circuit 13.3 Control the ROCC module with software.)	• L.O.3.1 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng và giao bài tập (Chưa có) ◦ Stu: Nghe giảng và làm bài tập (Chưa có) • L.O.3.2 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng và giao bài tập (Chưa có) ◦ Stu: Nghe giảng và làm bài tập (Chưa có)



HO CHI MINH CITY UNIVERSITY OF TECHNOLOGY
TRƯỜNG ĐẠI HỌC BÁCH KHOA - ĐHQG-HCM

Buổi (Session)	Nội dung (Content)	Hoạt động dạy và học (Lecturing)
1	Bài thực hành số 1 1.1 Cài đặt các công cụ hỗ trợ 1.2 Sử dụng Virtuoso (Chưa có)	• L.O.3.1 [A.O.4] ◦ Lec: Thuyết giảng và làm thực nghiệm trên máy tính (Chưa có) ◦ Stu: Chưa có (Chưa có) • L.O.3.2 [A.O.4] ◦ Lec: Thuyết giảng và làm thực nghiệm trên máy tính (Chưa có) ◦ Stu: Chưa có (Chưa có)
2-3	Bài thực hành số 2 Sử dụng các công cụ Chisel và FPGAs Giao bài tập lớn vào tuần 3 (Chưa có)	• L.O.3.1 [A.O.4] ◦ Lec: Thuyết giảng và làm thực nghiệm trên máy tính (Chưa có) ◦ Stu: Chưa có (Chưa có) • L.O.3.2 [A.O.4] ◦ Lec: Thuyết giảng và làm thực nghiệm trên máy tính (Chưa có) ◦ Stu: Chưa có (Chưa có)
4-5	Bài thực hành số 3 Hiện thực bộ xử lý RISC-V với FPGA (Chưa có)	• L.O.3.1 [A.O.4] ◦ Lec: Thuyết giảng và làm thực nghiệm trên máy tính (Chưa có) ◦ Stu: Chưa có (Chưa có) • L.O.3.2 [A.O.4] ◦ Lec: Thuyết giảng và làm thực nghiệm trên máy tính (Chưa có) ◦ Stu: Chưa có (Chưa có)
6	Chấm điểm bài tập lớn 10.1. Chấm điểm demo 10.2. Chấm điểm báo cáo (Chưa có)	• L.O.3.1 [A.O.5 , A.O.6] ◦ Lec: Chưa có (Chưa có) ◦ Stu: Chưa có (Chưa có) • L.O.3.2 [A.O.5 , A.O.6] ◦ Lec: Chưa có (Chưa có)



HO CHI MINH CITY UNIVERSITY OF TECHNOLOGY
TRƯỜNG ĐẠI HỌC BÁCH KHOA - ĐHQG-HCM

Buổi (Session)	Nội dung (Content)	Hoạt động dạy và học (Lecturing)
		o Stu: Chưa có (Chưa có)

7. Yêu cầu khác về học phần (Other course requirements and expectations)

8. Biên soạn và cập nhật đề cương (Editing information)

- Đề cương được biên soạn vào năm học học kỳ (Syllabus edited in year-semester): **HK241**
- Đề cương được chỉnh sửa lần thứ (Editing version): **DCMH.CO3147.1.1**
- Nội dung được chỉnh sửa, cập nhật, thay đổi ở lần gần nhất (The latest editing content): -- --

Tp.Hồ Chí Minh, ngày 7 tháng 11 năm 2024
HCM City, November 7 2024

TRƯỞNG KHOA
(Dean)

CHỦ NHIỆM BỘ MÔN
(Head of Department)

CB PHỤ TRÁCH LẬP ĐỀ CƯƠNG
(Lecturer in-charge)



HO CHI MINH CITY UNIVERSITY OF TECHNOLOGY
TRƯỜNG ĐẠI HỌC BÁCH KHOA - ĐHQG-HCM
